工作職責(zé):
1.?根據(jù)芯片設(shè)計(jì)書(shū)和客戶使用情況制定功能驗(yàn)證計(jì)劃。
2.?使用C語(yǔ)言、SystemVerilog、UVM和腳本語(yǔ)言開(kāi)發(fā)參考模型和驗(yàn)證平臺(tái)。
3.?根據(jù)驗(yàn)證計(jì)劃編寫(xiě)驗(yàn)證用例、調(diào)試驗(yàn)證用例。
4.?與架構(gòu)師和RTL設(shè)計(jì)師緊密合作,通過(guò)更多的驗(yàn)證用例驗(yàn)證模塊級(jí)別和系統(tǒng)。級(jí)別的RTL設(shè)計(jì),獲得更高的功能和代碼覆蓋率。
5.?與FPGA原型應(yīng)用和驗(yàn)證工程師密切合作,驗(yàn)證功能設(shè)計(jì)。
6.?指導(dǎo)團(tuán)隊(duì)中沒(méi)有經(jīng)驗(yàn)的工程師進(jìn)行工作。
崗位要求:
1.?本科及以上學(xué)歷。
2.?電氣/電子學(xué)或計(jì)算機(jī)工程專業(yè)。
3.?至少有2年相關(guān)工作經(jīng)驗(yàn)。
4.?具有驗(yàn)證方法的經(jīng)驗(yàn),包括功能覆蓋和隨機(jī)隨機(jī)測(cè)試。
5.?熟悉C、SV、UVM以及至少一種腳本語(yǔ)言:Cshell,Perl,Python等。
6.?VHDL、Verilog?HDL和CAD工具(Synopsys或Cadence)的專業(yè)知識(shí)。
7.?團(tuán)隊(duì)合作精神,有強(qiáng)大的毅力。
8.?能夠在給定的任務(wù)上獨(dú)立工作,努力按時(shí)完成。
9.?良好的書(shū)面和溝通能力。
10.?有數(shù)據(jù)通信網(wǎng)絡(luò)IC領(lǐng)域經(jīng)驗(yàn)者優(yōu)先錄用。