崗位職責(zé):
1.根據(jù)項(xiàng)目需求或公司的戰(zhàn)略需求進(jìn)行相關(guān)算法研究設(shè)計(jì);
2.負(fù)責(zé)產(chǎn)品系統(tǒng)方案研討,設(shè)計(jì),評(píng)審;
3.實(shí)現(xiàn)核心算法的仿真與驗(yàn)證;
4.為研發(fā)團(tuán)隊(duì)提供強(qiáng)有力的理論算法支持;
5.協(xié)助團(tuán)隊(duì)完成算法實(shí)現(xiàn);
6.負(fù)責(zé)技術(shù)創(chuàng)新與改進(jìn),持續(xù)提高產(chǎn)品競(jìng)爭(zhēng)力。
任職資格:
1.電子,通信,無(wú)線電等相關(guān)專業(yè)本科及以上學(xué)歷,本科3年以上,研究生3年以上工作經(jīng)驗(yàn);
2.掌握數(shù)字通信系統(tǒng)工作原理,信號(hào)處理理論與算法,具有數(shù)字無(wú)線通信系統(tǒng)相關(guān)信號(hào)處理算法開(kāi)發(fā)經(jīng)驗(yàn),了解信號(hào)前端處理(DDC,DUC,Fir數(shù)字濾波等),信道編解碼(RS,LDPC,卷積,Turbo等),調(diào)制解調(diào)(PSK,FSK,OFDM等),信道均衡,信道參數(shù)估計(jì),載波同步,相位同步等算法;
3.精通matlab/Simulink仿真,系統(tǒng)鏈路仿真,具有軟件無(wú)線電系統(tǒng)理念;
4.熟悉Verilog/VHDL語(yǔ)言和FPGA硬件架構(gòu),熟練掌握ISE,Vivado和Modelsim等常用軟件或C/C++語(yǔ)言設(shè)計(jì),熟悉DSP/ARM體系架構(gòu);
5.有無(wú)線通信數(shù)據(jù)鏈,電子對(duì)抗,衛(wèi)星通信等相關(guān)項(xiàng)目經(jīng)驗(yàn)優(yōu)先;
6.具有MF-TDMA信號(hào)特征識(shí)別,檢測(cè),非合作通信接受經(jīng)驗(yàn)優(yōu)先;
7.具備通信機(jī)器學(xué)習(xí)或深度學(xué)習(xí)FPGA實(shí)現(xiàn)經(jīng)驗(yàn)優(yōu)先;
8.英語(yǔ)4級(jí)以上,能熟練閱讀和理解英文技術(shù)文檔;
9.良好的溝通能力。