崗位職責(zé)：
??1、根據(jù)產(chǎn)品方案完成FPGA/CPLD功能模塊設(shè)計(jì)，完成信號(hào)仿真和功能驗(yàn)證；
??2、現(xiàn)有產(chǎn)品的FPGA/CPLD代碼維護(hù)與升級(jí)；
??3、參與產(chǎn)品方案評(píng)估和制定，配合團(tuán)隊(duì)完成技術(shù)驗(yàn)證和聯(lián)合調(diào)試工作；
??4、按要求完成技術(shù)文檔和報(bào)告編寫。
??
??崗位要求：
??1、精通硬件邏輯語言Verilog，代碼風(fēng)格良好，能夠獨(dú)立完成FPGA功能模塊設(shè)計(jì)、仿真及驗(yàn)證；
??2、熟悉Xilinx或Altera開發(fā)工具，了解FPGA底層結(jié)構(gòu)，具有一定的時(shí)序約束經(jīng)驗(yàn)；
??3、熟悉一種以上常用外設(shè)接口，如UART、I2C、SPI、Ethernet等；
??4、1年以上FPGA開發(fā)經(jīng)驗(yàn)，具有數(shù)字電路、模擬電路等專業(yè)理論基礎(chǔ)知識(shí)，能夠看懂原理圖；
??5、有使用過Soc進(jìn)行項(xiàng)目開發(fā)經(jīng)驗(yàn)者優(yōu)先考慮；
??6、具備較強(qiáng)的學(xué)習(xí)能力，適應(yīng)能力強(qiáng)。
招賢納士網(wǎng)聯(lián)盟網(wǎng)站
