崗位職責(zé)：
1.負(fù)責(zé)定義項(xiàng)目驗(yàn)證計(jì)劃、驗(yàn)證策略和驗(yàn)證需求，保證驗(yàn)證的準(zhǔn)確性、完整性和有效性；
2.負(fù)責(zé)開發(fā)各種驗(yàn)證模型及系統(tǒng)級的驗(yàn)證組件；
3.與架構(gòu)、前端開發(fā)、FPGA和軟件團(tuán)隊(duì)合作，完成芯片功能驗(yàn)證并規(guī)范輸出；
4.開發(fā)基于System?Verilog/UVM的驗(yàn)證環(huán)境，并不斷完善；
5.針對設(shè)計(jì)制定測試計(jì)劃，測試?yán)a編寫，執(zhí)行測試并達(dá)到目標(biāo)覆蓋率；
6.協(xié)同設(shè)計(jì)工程師進(jìn)行測試?yán)恼{(diào)試。
任職要求：
1.微電子、計(jì)算機(jī)、通信等相關(guān)專業(yè)，碩士及以上學(xué)歷；
2.5年以上ASIC/FPGA驗(yàn)證經(jīng)驗(yàn)；
3.精通System?Verilog和UVM驗(yàn)證方法學(xué)；
4.熟悉PCIe、DDR、OVS、VIRTIO、SR-IOV、DPDK?/SDPK、P4，有智能網(wǎng)卡產(chǎn)品驗(yàn)證經(jīng)驗(yàn)者優(yōu)先；
5.具有驗(yàn)證覆蓋率、形式驗(yàn)證工具的經(jīng)驗(yàn)；
6.先進(jìn)驗(yàn)證方法和驗(yàn)證平臺的評估、導(dǎo)入；
7.能夠識別項(xiàng)目風(fēng)險(xiǎn)點(diǎn)，思路清晰，愛鉆研，具備抗壓能力；
8.具有良好的溝通能力、協(xié)調(diào)能力以及團(tuán)隊(duì)合作意識。
