崗位職責(zé)：
1、負(fù)責(zé)FPGA系統(tǒng)應(yīng)用開(kāi)發(fā)設(shè)計(jì)，器件選型和FPGA方案設(shè)計(jì)；
2、負(fù)責(zé)具體代碼編寫(xiě)、時(shí)序約束、布線(xiàn)、仿真驗(yàn)證、調(diào)試等工作；
3、編寫(xiě)技術(shù)文檔，如：方案報(bào)告、仿真報(bào)告、測(cè)試報(bào)告等；
任職要求：
1、本科以上學(xué)歷，英語(yǔ)四級(jí)以上，具備至少1年xilinx?FPGA?開(kāi)發(fā)經(jīng)驗(yàn)；
2、有扎實(shí)的數(shù)字理論基礎(chǔ)，熟悉xilinx?FPGA體系結(jié)構(gòu)，具備Virtex、Kintex系列FPGA經(jīng)驗(yàn)優(yōu)先；
3、熟練掌握Verilog或者VHDL語(yǔ)言（優(yōu)選Verilog);
4、熟練使用ISE、Vivado、Modelsim軟件；
5、熟悉PCIe、PCI、RGMII、SGMII、SPI、UART等于接口開(kāi)發(fā)；
6、具備看懂基本硬件電路圖的能力，善于發(fā)現(xiàn)、思考、分析和解決問(wèn)題，思維嚴(yán)謹(jǐn)，態(tài)度認(rèn)真負(fù)責(zé)且具團(tuán)隊(duì)協(xié)作精神；
公司待遇：
1、健全的社會(huì)保險(xiǎn)、節(jié)日福利；
2、上班時(shí)間：9:00-18:00，周末雙休，每周5天7.5小時(shí)制；
3、工作交通便利，上下班在龍勝地鐵站安排班車(chē)接送；
4、健康體檢：入職健康體檢、年度健康體檢；
5、年底雙薪、國(guó)家法定節(jié)假日、帶薪年假等；