崗位職責(zé)：
1、運(yùn)用Xilinx、Altera等主流FPGA器件及開(kāi)發(fā)環(huán)境進(jìn)行項(xiàng)目開(kāi)發(fā)。
2、負(fù)責(zé)FPGA系統(tǒng)的架構(gòu)設(shè)計(jì)、關(guān)鍵技術(shù)攻關(guān)。
3、負(fù)責(zé)FPGA系統(tǒng)的算法實(shí)現(xiàn)、硬件加速、資源時(shí)序優(yōu)化。
4、負(fù)責(zé)相關(guān)產(chǎn)品系統(tǒng)集成、測(cè)試及文檔的撰寫。
?
??任職要求：
1、本科及以上學(xué)歷，測(cè)控技術(shù)與儀器、通訊工程、電子信息工程、自動(dòng)化工程、計(jì)算機(jī)等相關(guān)專業(yè)。
2、熟練使用Verilog?HDL或VHDL語(yǔ)言編程開(kāi)發(fā)，精通RTL代碼設(shè)和驗(yàn)證。
3、熟練使用C++/C、Matlab等語(yǔ)言進(jìn)行應(yīng)用開(kāi)發(fā)。
4、熟練應(yīng)用Quartus、Ise、ViVado等開(kāi)發(fā)工具。
5、有良好的電路時(shí)序觀念，理解時(shí)序本質(zhì)，會(huì)編寫SDC文件。
6、有SDSOC或Petalinux等開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先。
7、優(yōu)秀者可放寬。
福利待遇：
午餐補(bǔ)助+年終獎(jiǎng)金+項(xiàng)目獎(jiǎng)金+雙休+加班補(bǔ)助+六險(xiǎn)一金+員工單身公寓+年度體檢
職位福利：五險(xiǎn)一金、年底雙薪、包住、餐補(bǔ)、帶薪年假、定期體檢、節(jié)日福利、周末雙休