崗位職責(zé)
1、根據(jù)UVM方法構(gòu)建testbench，負(fù)責(zé)數(shù)字IP模塊、SOC系統(tǒng)及其子系統(tǒng)的驗(yàn)證方案輸出，以及驗(yàn)證環(huán)境的搭建；
2、在全芯片測試環(huán)境中進(jìn)行系統(tǒng)級（SOC）仿真驗(yàn)證；
3、分析功能/代碼覆蓋結(jié)果，并確定覆蓋范圍，提高覆蓋率；
4、負(fù)責(zé)開發(fā)各種驗(yàn)證模型及驗(yàn)證組件，定義項(xiàng)目驗(yàn)證計(jì)劃，保證驗(yàn)證準(zhǔn)確性和完整性。
任職要求
1、電子類相關(guān)專業(yè)，本科及以上學(xué)歷，具有5年以上數(shù)字驗(yàn)證經(jīng)驗(yàn)。
2、熟練使用斷言、功能覆蓋率等常用驗(yàn)證手段及方法，掌握至少一種主流高級驗(yàn)證方法學(xué)，如VMM/OVM/UVM等。
3、熟臉掌握system?Verilog、HDL和各種Shell語言(Perl/csh/tcl/sh等)。
4、熟練使用主流EDA驗(yàn)證工具（VCS、Verdi）。
5、對PCIe協(xié)議熟練者優(yōu)先。
6、了解完整的驗(yàn)證流程，包括測試計(jì)劃、測試、覆蓋模型等。
