崗位職責(zé):?1.?搭建驗(yàn)證平臺(tái),編寫(xiě)驗(yàn)證自動(dòng)化腳本,加速驗(yàn)證過(guò)程和提升驗(yàn)證的自動(dòng)化;
?2.?制定芯片的驗(yàn)證計(jì)劃并且監(jiān)督和執(zhí)行計(jì)劃,參與芯片系統(tǒng)級(jí)驗(yàn)證,?模塊級(jí)驗(yàn)證和后仿真;
?3.?負(fù)責(zé)解決芯片驗(yàn)證過(guò)程中的工具和環(huán)境問(wèn)題。
?任職要求:
?1.?精通Verilog和System?Verilog語(yǔ)言;熟練使用主流EDA仿真工具;
?2.?精通芯片驗(yàn)證流程和UVM驗(yàn)證方法學(xué),熟練使用UVM+SystemVerilog搭建驗(yàn)證平臺(tái);
?3.?有較強(qiáng)的技術(shù)文檔撰寫(xiě)能力;
?4.?2年或者2年以上設(shè)計(jì)或者驗(yàn)證工程師經(jīng)驗(yàn),有過(guò)至少1個(gè)ASIC/SOC項(xiàng)目的流片經(jīng)驗(yàn),?有安全芯片驗(yàn)證經(jīng)驗(yàn)者優(yōu)先考慮。
職位福利:五險(xiǎn)一金、周末雙休、節(jié)日福利、餐補(bǔ)、定期體檢、補(bǔ)充醫(yī)療保險(xiǎn)、年底雙薪、帶薪年假