職責(zé)描述：
?1、?Module?level?design?and?implementation；
?模塊級(jí)設(shè)計(jì)和實(shí)現(xiàn)；
?2、?Module?level?documentation?and?integration；
?模塊級(jí)文檔和集成；
?3、?Design?constrain?define；
?定義設(shè)計(jì)規(guī)范；
?4、Design?quality?improvement。
?改進(jìn)提高設(shè)計(jì)質(zhì)量。
??
任職要求：
?1、Master?degree?or?above?in?related?fields?such?electrical?engineering,?micro-electronics?and?etc，3+?years?IC?design?experience；
?電子工程、微電子等相關(guān)專業(yè)碩士及以上學(xué)歷，3年及以上IC設(shè)計(jì)經(jīng)驗(yàn)；
?2、Rich?experience?in?verilog?coding?and?good?coding?style；
?有豐富的verilog代碼編寫經(jīng)驗(yàn)及良好的代碼風(fēng)格習(xí)慣；
?3、Be?familiar?with?synthesis?and?timing?analysis,?be?capable?of?writing?design?constrains
?熟悉綜合分析和時(shí)序分析，可編寫設(shè)計(jì)規(guī)范；
?4、Good?English?writing?and?speaking?skills；
?良好的英語(yǔ)讀寫能力；
?5、Be?proactive?and?with?strong?sense?of?teamwork。
?工作積極主動(dòng)團(tuán)隊(duì)合作意識(shí)強(qiáng)。
招賢納士網(wǎng)聯(lián)盟網(wǎng)站
