1、領(lǐng)導(dǎo)或參與設(shè)計(jì)團(tuán)隊(duì)完成一系列analog/mixed-signal?電路設(shè)計(jì)，如ADC、參考源、運(yùn)算放大器、基帶放大器等；
2、利用0.35um,?0.18um?SiGe?工藝以及0.35um,?0.18um,?90nm?CMOS工藝設(shè)計(jì)電路；
3、協(xié)助/指導(dǎo)版圖工程師完成版圖設(shè)計(jì)；
4、協(xié)助/指導(dǎo)測試/驗(yàn)證工程師完成測試/驗(yàn)證流程的撰寫和芯片測試。
任職要求：
1、3+年SiGe?或者?CMOS?工藝analog/mixed-signal?電路設(shè)計(jì)經(jīng)驗(yàn)；
2、具有AD轉(zhuǎn)換器和基帶放大器芯片的測試/調(diào)試能力；
3、有團(tuán)隊(duì)協(xié)作意識(shí)，善于溝通，工作踏實(shí)，責(zé)任心強(qiáng)；
4、電子工程/微電子/計(jì)算機(jī)本科學(xué)歷；
5、5%?出差時(shí)間。
有以下經(jīng)驗(yàn)者優(yōu)先：
1、熟悉Cadence?Virtuoso,?AMS?,?Calibre/Assura?and?ADS等EDA工具環(huán)境下的設(shè)計(jì)、版圖、寄生參數(shù)提取和驗(yàn)證等；
2、有定制混合信號(hào)電路的設(shè)計(jì)、建模和仿真的直接經(jīng)驗(yàn)；
3、有SAR/sigma-delta?ADC,?band-gap?參考源,?運(yùn)算放大器等電路的設(shè)計(jì)經(jīng)驗(yàn)；
4、熟悉Verilog,?Matlab等；
5、電子工程/微電子/計(jì)算機(jī)碩士及以上學(xué)歷。
薪酬福利：
1、行業(yè)內(nèi)極具競爭力的薪資待遇；崗位晉升；
2、繳交五險(xiǎn)一金；
3、帶薪年假、法定節(jié)假日正常休假；
4、住房補(bǔ)貼（外地員工）、高溫補(bǔ)貼、節(jié)日福利、年度體檢、為員工慶生；中秋博餅、年終尾牙等活動(dòng)；
5、舒適的工作環(huán)境，每周水果供應(yīng)，極具活力與激情的工作氛圍；
6、未來股權(quán)激勵(lì)。