崗位職責(zé)：1.?負(fù)責(zé)項目FPGA部分的需求分析和設(shè)計實施，負(fù)責(zé)RTL代碼編寫、仿真、時序分析和調(diào)試；2.?負(fù)責(zé)產(chǎn)品FPGA部分相關(guān)技術(shù)資料的編制和輸出；參與項目整機(jī)聯(lián)調(diào)測試及文檔的編寫；3.?協(xié)助或負(fù)責(zé)相關(guān)產(chǎn)品問題的詳細(xì)分析、調(diào)試及準(zhǔn)確定位，并擬定整改方案和建議。任職要求：1.?碩士及以上學(xué)歷，通信、電子工程、自動化及其相關(guān)專業(yè)；?2.?2年以上工作經(jīng)驗，有數(shù)字信號處理、通信算法實現(xiàn)項目經(jīng)驗；3.?熟練掌握Verilog語言、具有較強(qiáng)的算法到RTL的設(shè)計實現(xiàn)和優(yōu)化能力；4.?熟悉Matlab、C語言，有一定的基于Matlab或C（c++）的算法仿真能力；5.?抗壓能力強(qiáng)、工作嚴(yán)謹(jǐn)細(xì)致、有責(zé)任心、具有團(tuán)隊精神；6.?有OFDM、擴(kuò)頻通信等基帶開發(fā)經(jīng)驗者優(yōu)先。
