崗位職責(zé)：
1.?使用FPGA開發(fā)邏輯接口，進(jìn)行數(shù)字控制設(shè)計(jì)；
2.?使用FPGA進(jìn)行數(shù)字中頻、調(diào)制解調(diào)等通信處理算法實(shí)現(xiàn)。
職位要求：
1.?通信或者計(jì)算機(jī)相關(guān)專業(yè)畢業(yè)，碩士以上學(xué)歷，具有豐富開發(fā)經(jīng)驗(yàn)的本科學(xué)歷也可考慮；
2.?具有良好的數(shù)字信號(hào)處理、通信原理、邏輯設(shè)計(jì)等專業(yè)理論基礎(chǔ)知識(shí)；
3.?有豐富的接口邏輯的開發(fā)/測試的經(jīng)驗(yàn)，有一定的硬件調(diào)試經(jīng)驗(yàn)；
4.?熟練掌握一種邏輯開發(fā)語言（Verilog或VHDL），熟悉FPGA開發(fā)的流程；
5.?熟悉modelsim，synplify，ISE，MATLAB等開發(fā)工具；
6.?能夠熟練使用邏輯分析儀、示波器、頻譜儀等工具者優(yōu)先；
7.?對(duì)電路設(shè)計(jì)、信號(hào)時(shí)序分析方法有一定了解者優(yōu)先；
8.?有使用FPGA開發(fā)DDC、DUC、CFR、DPD等算法的經(jīng)驗(yàn)者優(yōu)先,有通信產(chǎn)品大規(guī)模FPGA設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先；
9.?具有較強(qiáng)的學(xué)習(xí)和溝通能力。
招賢納士網(wǎng)聯(lián)盟網(wǎng)站
