1:估計(jì)芯片及模塊面積,進(jìn)行floorplan;
2:根據(jù)電路人員的要求,完成模擬版圖(Analog?layout)的設(shè)計(jì)。
3:版圖設(shè)計(jì)的物理驗(yàn)證,包括版圖的DRC、LVS驗(yàn)證以及PEX提取寄生參數(shù)反饋給電路人員。
4:在相關(guān)人員的幫助下,完成DC或APR的數(shù)字后端設(shè)計(jì)。
5:部分ESD電路的版圖設(shè)計(jì)。
6:數(shù)字版圖以及模擬版圖的整合及導(dǎo)出GDS數(shù)據(jù)流片。
任職要求:
1:大專及以上學(xué)歷;
2:微電子學(xué)或電子工程相關(guān)專業(yè);
3:1-3年以上相關(guān)layout工作經(jīng)驗(yàn),熟練掌握BGR,?OSC及LDO等版圖的設(shè)計(jì);
4:有ADC、DAC、PGA?或PLL相關(guān)Layout經(jīng)驗(yàn)者優(yōu)先;
5:熟練使用Cadence-Virtuoso進(jìn)行IC?Layout的設(shè)計(jì);
6:熟練掌握Calibre、Dracula等進(jìn)行版圖的DRC/LVS驗(yàn)證;
7:熟悉UNIX系統(tǒng),有后端設(shè)計(jì)EDA工具如DC、APR的使用經(jīng)驗(yàn)者優(yōu)先;
8:熟悉ESD/Latchup保護(hù)的相關(guān)知識(shí)。