工作職責(zé):
1. 根據(jù)芯片規(guī)格和客戶使用情況撰寫驗(yàn)證方案。
2. 采用先進(jìn)的驗(yàn)證方法,根據(jù)具體IC的要求,從頭開始創(chuàng)建整個(gè)驗(yàn)證環(huán)境。
3. 使用C語言、SystemVerilog、UVM和腳本語言開發(fā)參考模型和驗(yàn)證平臺(tái)。
4. 根據(jù)驗(yàn)證計(jì)劃編寫驗(yàn)證用例、調(diào)試驗(yàn)證用例。
5. 與架構(gòu)師和RTL設(shè)計(jì)師緊密合作,通過更多的驗(yàn)證用例驗(yàn)證模塊級(jí)別和系統(tǒng)級(jí)別的RTL設(shè)計(jì),獲得更高的功能和代碼覆蓋率。
6. 與FPGA原型應(yīng)用和驗(yàn)證工程師密切合作,驗(yàn)證功能設(shè)計(jì)。
7. 指導(dǎo)團(tuán)隊(duì)中缺乏經(jīng)驗(yàn)的工程師。
崗位要求:
1. 本科及以上學(xué)歷。
2. 電氣/電子學(xué)或計(jì)算機(jī)工程專業(yè)。
3. 5年以上復(fù)雜ASIC、SOC的IC驗(yàn)證經(jīng)驗(yàn)。
4. 具有高級(jí)驗(yàn)證方法(UVM,VMM,OVM等)的經(jīng)驗(yàn),包括功能覆蓋和隨機(jī)隨機(jī)測(cè)試。
5. 熟悉C、SV、UVM以及至少一種腳本語言:Cshell,Perl,Python等。
6. VHDL、Verilog?HDL和CAD工具(Synopsys或Cadence)的專業(yè)知識(shí)。
7. 團(tuán)隊(duì)合作精神,工作積極主動(dòng)。
8. 能夠在給定的任務(wù)下獨(dú)立工作,努力按時(shí)完成。
9. 良好的書面和溝通能力。
10. 有數(shù)據(jù)通信網(wǎng)絡(luò)IC領(lǐng)域經(jīng)驗(yàn)者優(yōu)先錄用。
11. 有SOC或系統(tǒng)級(jí)驗(yàn)證經(jīng)驗(yàn)者優(yōu)先錄用。