崗位職責(zé)：
1.?負(fù)責(zé)項目中FPGA方案設(shè)計；
2.?負(fù)責(zé)FPGA代碼編寫、維護(hù)；
3.?負(fù)責(zé)FPGA設(shè)計文檔撰寫、維護(hù)；
4.?負(fù)責(zé)FPGA代碼的調(diào)試；
5.?配合進(jìn)行系統(tǒng)調(diào)試。
6.?指導(dǎo)培養(yǎng)新入職員工
技能要求：
1、深入了解FPGA?芯片原理，器件結(jié)構(gòu)特性；
2、3年左右FPGA開發(fā)經(jīng)驗
3、精通VHDL，熟練使用Verilog?HDL，在RTL級實(shí)現(xiàn)，時序仿真優(yōu)化方面經(jīng)驗豐富
4、熟練使用Xilinx?ISE/Vivado開發(fā)環(huán)境及其調(diào)試工具，
5、熟練使用示波器、邏輯分析儀等測試儀器協(xié)助調(diào)試
6、熟練使用Modelsim仿真工具
7、良好的代碼和開發(fā)文檔的規(guī)范
8、有良好的團(tuán)隊合作精神，工作認(rèn)真負(fù)責(zé)，能承擔(dān)較強(qiáng)的工作壓力，有較強(qiáng)的創(chuàng)新精神；
9、有良好的溝通能力，能熟練閱讀各種相關(guān)英文技術(shù)資料。
加分項：
有DDR3/4內(nèi)存控制器實(shí)現(xiàn)或使用經(jīng)驗者優(yōu)先
熟悉PCIe協(xié)議，有PCIe?IP使用和驅(qū)動調(diào)試經(jīng)驗者
有RAPID?IO/aurora高速接口經(jīng)驗者優(yōu)先
有信號處理算法實(shí)現(xiàn)經(jīng)驗者優(yōu)先
目前公司福利體系：工資+五險一金+住房補(bǔ)貼+通訊補(bǔ)貼+體檢福利+13薪+滿一年10%固定加薪+雙休+法定節(jié)假日正常休假+春節(jié)15天帶薪假期+員工活動
