概述:負(fù)責(zé)硬件產(chǎn)品設(shè)計(jì)和開發(fā),硬件基礎(chǔ)調(diào)試,與嵌入式人員,測試人員聯(lián)調(diào)。
崗位職責(zé):
1、基于市場和產(chǎn)品團(tuán)隊(duì)的需求,參與硬件系統(tǒng)架構(gòu)設(shè)計(jì),進(jìn)行硬件需求分析和可行性分析;
2、負(fù)責(zé)產(chǎn)品方案設(shè)計(jì)及芯片選型;
3、負(fù)責(zé)方案選型階段及設(shè)計(jì)中與供應(yīng)商及技術(shù)支持的溝通;
4、負(fù)責(zé)原理圖繪制;
5、指導(dǎo)LAYOUT人員進(jìn)行布局布線;
6、負(fù)責(zé)板卡的結(jié)構(gòu)、焊接、生產(chǎn)、維修及庫房等事務(wù);
7、負(fù)責(zé)板卡硬件部分的調(diào)試,與嵌入式人員及邏輯人員協(xié)同工作;
8、負(fù)責(zé)編寫各類設(shè)計(jì)文檔。
任職要求:
1、全日制本科及以上學(xué)歷,通信、電子、計(jì)算機(jī)及相關(guān)專業(yè)
2、從事硬件數(shù)字電路獨(dú)立設(shè)計(jì)開發(fā)3年及以上
3、熟悉X86/Power?PC/MIPS/ARM等CPU基本架構(gòu),熟悉外部接口電路,包括I2C、SPI、UART、CAN、DDR3/4、PCIE、USB、SERDES等;
4、熟悉數(shù)字電路低速、高速IO架構(gòu),對信號完整性有深刻的理論及實(shí)踐基礎(chǔ)。
5、熟練使用Cadence、Mentor等電路設(shè)計(jì)軟件,CAD、Pro-E等結(jié)構(gòu)設(shè)計(jì)軟件,有實(shí)際仿真經(jīng)驗(yàn)者優(yōu)先;
6、熟練使用示波器、邏輯分析儀、發(fā)包機(jī)等硬件測試工具。
7、具有良好的溝通能力以及很好的學(xué)習(xí)能力,工作積極主動(dòng),能承受較大壓力;
8、熟悉CPLD、FPGA電路或SOC設(shè)計(jì),了解Verilog者優(yōu)先
9、從事過同行業(yè)硬件設(shè)計(jì)者,有高速信號設(shè)計(jì)經(jīng)驗(yàn)者優(yōu)先。