国产aⅴ视频免费观看,美女黄色免费色情频道,尤物亚洲av无码精品,欧美色图 百度网盘

招賢納士網(wǎng) 招賢納士網(wǎng)聯(lián)盟網(wǎng)站
篩選條件：
共6條招聘信息 1/1頁1
職位名稱 公司名稱 工作地點 薪資 更新時間
機電項目經(jīng)理 置頂 深圳市俊安環(huán)境科技有限公司 廣東·深圳·南山 8000-16000元/月 置頂
碾環(huán)工程師 置頂 章丘重型鍛造有限公司 山東·濟南 10000元/月 置頂
UV產(chǎn)品技術(shù)研發(fā)人員 技術(shù)研發(fā)體系主管 中集安瑞科控股有限公司 廣東·深圳 面議 12-11
技術(shù)研發(fā)體系主管 中集安瑞科控股有限公司 廣東·深圳 面議 12-11
技術(shù)研發(fā)體系主管 中集安瑞科控股有限公司 廣東·深圳 面議 12-11
技術(shù)研發(fā)體系主管 中集安瑞科控股有限公司 廣東·深圳 面議 12-11
技術(shù)研發(fā)體系主管 中集安瑞科控股有限公司 廣東·深圳 面議 12-11
共6條招聘信息 1/1頁1
崗位職責(zé)
崗位職責(zé)：
1、參與芯片需求及規(guī)格的討論和確定。
2、參與及完成芯片的設(shè)計和驗證方案。
3、完成邏輯代碼的編寫。
4、完成芯片的仿真，驗證及調(diào)試。
5、編寫各種設(shè)計文檔和標(biāo)準(zhǔn)化資料，實現(xiàn)資源、經(jīng)驗共享。
6、遵循流程和標(biāo)準(zhǔn)、規(guī)范的要求，確保工作按時按質(zhì)完成。
7、完成上級交辦的其他任務(wù)。
任職要求：
1、有3年以上FPGA邏輯設(shè)計經(jīng)驗，有XILINX或者Altera的FPGA使用經(jīng)驗。
2、熟練掌握Verilog?HDL語言，F(xiàn)PGA開發(fā)常用軟件(Modelsim、Vivado)和流程。
3、有FPGA時序收斂相關(guān)經(jīng)驗。
4、熟悉DDR、PCIE、10GE/100/GE等接口和外掛芯片的使用。
申請友鏈
ICO 招賢納士網(wǎng) 深圳市順發(fā)網(wǎng)絡(luò)科技有限公司©版權(quán)所有 粵ICP備08108254號
點擊隱藏
公眾號
求職招聘更方便
微信群
隨時隨地找工作
企業(yè)咨詢
為企業(yè)提供招聘服務(wù)
個人咨詢
為個人提供求職服務(wù)
客服電話
0755-27858055